SU 642868 A1, 15.01.1979. SU 1070536 A, 30.01.1984. SU 1322301 A1, 07.07.1984. GB 1153691 A, 29.05.1969. JP 61241859 A, 28.10.1986. JP 1279358 A, 09.11.1989.
Имя заявителя:
Федеральное государственное унитарное предприятие "Научно-производственное объединение автоматики имени академика Н.А. Семихатова" (RU)
Изобретатели:
Антимиров Владимир Михайлович (RU) Краева Валентина Сергеевна (RU) Оськина Валентина Николаевна (RU) Кулакова Людмила Викторовна (RU) Вдовин Алексей Сергеевич (RU) Телицин Вадим Вадимович (RU)
Патентообладатели:
Федеральное государственное унитарное предприятие "Научно-производственное объединение автоматики имени академика Н.А. Семихатова" (RU)
Реферат
Изобретение относится к вычислительной технике и может быть использовано при создании управляющих вычислительных машин или систем, имеющих развитую сеть связи с внешними подсистемами. Техническим результатом является расширение функциональных возможностей за счет обеспечения доступа устройства обмена к блоку памяти, с которым работает процессор, что существенно упрощает программирование и экономит машинные ресурсы времени процессора. Система для передачи данных содержит процессор, связанный с блоком памяти, устройство управления с подключенным к нему микропрограммным запоминающим устройством, блок адреса, формирователь синхроимпульсов и буферный накопитель, выход которого является входом-выходом системы. Накопитель связан двунаправленной линией с блоком памяти и подключен синхронизирующим вводом к синхронизирующему выходу устройства управления. Установочный вход устройства управления объединен с установочным входом блока адреса и подключен к выходу процессора. Вход прерывания процессора подключен к сигнальному выходу устройства управления, управляющий выход которого подключен к входу формирователя синхроимпульсов. Выходы формирователя синхроимпульсов подключены к синхронизирующим входам процессора, блока адреса и устройства управления. Счетный выход и сигнальный вход устройства управления подключены соответственно к счетному входу и сигнальному выходу блока адреса, выход которого подключен к адресному входу блока памяти. 4 з.п. ф-лы, 5 ил.
Поиск патентов
Получить полное описание патента