|
На данной странице представлена ознакомительная часть выбранного Вами патента
| АВТОМАТИЧЕСКИЙ ЭЛЕКТРИЧЕСКИЙ РЕГУЛЯТОР |  |
Номер публикации патента: 95111850 |  |
| Вид документа: | A1 | | Страна публикации: | RU | | Рег. номер заявки: | 95111850 |
|
|
|
| Имя заявителя: | Авдеев О.Н. | | Изобретатели: | Авдеев О.Н.
Авдеев И.О.
Пупков К. |
Реферат | |
1. Автоматический электрический регулятор, содержащий задатчик, вычислительный блок, выходной блок и блок обратной связи с объектом управления, размещенные так, что выход из задатчика соединен с первым входом вычислительного блока, выход из которого соединен с входом в выходной блок, и блок обратной связи с объектом управления, выход из которого соединен с вторым входом в вычислительный блок, отличающийся тем, что он снабжен конечно-временным формирователем из двух групп блоков задержки, одна из которых подключена между выходом вычислительного блока и входом выходного блока, а другая группа подключена между выходом блока обратной связи и вторым входом в вычислительный блок. 2. Регулятор по п.1, отличающийся тем, что первая группа блоков задержки соединена с использованием первого, второго и третьего сумматоров и первого и второго пропорциональных преобразователей, а вторая группа блоков задержки соединена с использованием третьего и четвертого сумматоров и третьего, четвертого и пятого пропорциональных усилителей. 3. Регулятор по п.2, отличающийся тем, что первая и вторая группы блоков задержки соединены с использованием инверторов. 4. Регулятор по п. 3, отличающийся тем, что число блоков задержки в первой и второй группах равно. 5. Регулятор по п.4, отличающийся тем, что выход вычислительного блока соединен с входом первого блока задержки первой группы и с первым входом второго сумматора, выходы четных номеров блоков задержки, кроме последнего, соединены непосредственно и нечетных, кроме последнего, через инверторы с входами первого сумматора, выход которого соединен последовательно через первый пропорциональный преобразователь с вторым входом второго сумматора, выход которого соединен через второй пропорциональный преобразователь с первым входом третьего сумматора, второй вход которого соединен с выходом последнего блока задержки первой группы, выход третьего сумматора соединен с входом выходного блока регулятора, выход блока обратной связи соединен через третий пропорциональный преобразователь с первым входом четверного сумматора, выход которого соединен с вторым входом вычислительного блока и с входом блока задержки второй группы, нечетные выходы которых, кроме последнего, соединены непосредственно, а четные, кроме последнего, через инверторы с входами пятого сумматора, выход которого соединен через четвертый пропорциональный преобразователь с вторым входом четвертого сумматора, а выход последнего блока задержки второй группы соединен через последовательно соединенные пятый пропорциональный преобразователь и инвертор с четвертым входом четвертого сумматора. 6. Регулятор по п.4, отличающийся тем, что при четном числе последовательно соединенных блоков задержки в первой группе выход последнего блока задержки соединен непосредственно с третьим входом второго сумматора, а во второй группе третий выход четвертого сумматора соединен с выходом последнего блока задержки через инвертор. 7. Регулятор по п.5, отличающийся тем, что при нечетном числе последовательно соединенных блоков задержки в первой группе выход последнего блока задержки соединен через инвертор с третьим входом второго сумматора, а во второй группе третий выход четвертого сумматора соединен непосредственно с выходом последнего блока задержки.
|
Поиск патентов