JP 2008276849 А, 2008.11.13. RU 2116678 C1, 1998.07.27. JP 2007095190 A, 2007.04.12. US 7106292 В1, 2006.09.12.
Имя заявителя:
ШАРП КАБУСИКИ КАЙСЯ (JP)
Изобретатели:
ИВАСЕ Ясуаки (JP) САКАМОТО Маюко (JP)
Патентообладатели:
ШАРП КАБУСИКИ КАЙСЯ (JP)
Приоритетные данные:
10.12.2008 JP 2008-314501
Реферат
Изобретение относится к устройствам отображения, а именно к схеме возбуждения для линий сканирующего сигнала (в). Техническим результатом является подавление излишнего потребления мощности из-за тока утечки в тонкопленочном транзисторе, в случае, когда схема в сдвиговом регистре формируется с использованием тонкопленочного транзистора, который имеет относительно большую утечку в закрытом состоянии. Результат достигается тем, что каждая бистабильная схема, которая формирует сдвиговый регистр, включает в себя тонкопленочный транзистор (Т1) для повышения потенциала выходного контакта (49) на основании первого синхроимпульса, область netA, подключенную к контакту затвора тонкопленочного транзистора (Т1), тонкопленочный транзистор (Т2) для понижения потенциала области netA, и область netB, подключенную к контакту затвора тонкопленочного транзистора (Т2). В этой конфигурации потенциал области netB повышается на основании третьего синхроимпульса, который опережает по фазе на 90 градусов первый синхроимпульс, и понижается на основании четвертого синхроимпульса, который запаздывает по фазе на 90 градусов относительно первого синхроимпульса. 4 н. и 23 з.п. ф-лы, 19 ил.
Поиск патентов
Получить полное описание патента