SU 1257601 A1, 15.09.1986. SU 1213465 A, 23.02.1986. RU 2379824 C1, 20.01.2010. US 2738461 A, 13.03.1956.
Имя заявителя:
Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" - Госкорпорация "Росатом" (RU), Федеральное государственное унитарное предприятие "Российский Федеральный ядерный центр - Всероссийский научно-исследовательский институт экспериментальной физики" - ФГУП "РФЯЦ-ВНИИЭФ" (RU)
Изобретатели:
Егоров Леонид Борисович (RU) Кирсанов Константин Сергеевич (RU) Цетлин Игорь Владимирович (RU)
Патентообладатели:
Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" - Госкорпорация "Росатом" (RU) Федеральное государственное унитарное предприятие "Российский Федеральный ядерный центр - Всероссийский научно-исследовательский институт экспериментальной физики" - ФГУП "РФЯЦ-ВНИИЭФ" (RU)
Реферат
Изобретение относится к измерительной технике и автоматике и направлено на обеспечение возможности измерения длительности входных импульсов, подавления помех, действующих на входах измерителя, и возможности оперативной передачи информации в микроЭВМ в процессе измерения, что позволяет увеличивать время измерения без увеличения схемных затрат. Этот результат обеспечивается за счет того, что многоканальный измеритель временных интервалов содержит триггеры приема информации, счетчик времени, счетный вход и вход сброса которого подключены к шине временных импульсов и к шине опорных импульсов, соответственно, а выходы подключены к первой группе информационных входов первого запоминающего устройства, адресные входы которого подключены к выходам первого счетчика, второй счетчик, вход которого подключен к шине тактовых импульсов, а выходы соединены с адресными входами первого коммутатора, информационные входы которого соединены с выходами соответствующих триггеров приема информации, первые входы которых соединены с соответствующими входными шинами, триггер, вход которого соединен с шиной опорных импульсов. При этом, согласно изобретению, дополнительно введены второе запоминающее устройство, блоки анализа информации и второй коммутатор, информационные входы которого подключены к первым выходам соответствующих блоков анализа информации, вторые выходы которых подключены к тактовым входам соответствующих триггеров приема информации, первые входы блоков анализа информации подключены к соответствующим входным шинам, соответствующих триггеров приема информации, первые входы блоков анализа информации подключены к соответствующим входным шинам, вторые входы - к шине тактовых импульсов, третьи входы - к выходам соответствующих триггеров приема информации, а четвертые входы - к шине опорных импульсов, к входу сброса первого счетчика и к тактовому входу регистра, информационные входы которого подключены к адресным входам первого и второго запоминающих устройств, первые группы информационных входов которых объединены, а вторые группы объединены и подключены к выходам второго счетчика, выходу первого коммутатора и адресным входам второго коммутатора, выход которого подключен к счетному входу первого счетчика и входам разрешения первого и второго запоминающих устройств, входы записи которых подключены к шине тактовых импульсов, а управляющие входы - к прямому и инверсному выходам триггера, соответственно, при этом первое и второе запоминающие устройства выполнены в виде двухпортовых ОЗУ, триггер выполнен в виде счетного триггера, а каждый триггер приема информации выполнен в виде D-триггера, первый вход которого является информационным входом. 2 ил.
Поиск патентов
Получить полное описание патента