АРИФМЕТИЧЕСКАЯ СХЕМА ЛОГАРИФМИЧЕСКОГО ОТНОШЕНИЯ ПРАВДОПОДОБИЯ, УСТРОЙСТВО ПЕРЕДАЧИ, АРИФМЕТИЧЕСКИЙ СПОСОБ ЛОГАРИФМИЧЕСКОГО ОТНОШЕНИЯ ПРАВДОПОДОБИЯ И ПРОГРАММА
Заявленное изобретение относится к арифметической схеме логарифмического отношения правдоподобия (LLR). Техническим результатом является вычисление логарифмического отношения правдоподобия, выполняемое с более высокой скоростью, в то же время, снижая размеры схемы и потребляемую мощность, независимо от многоуровневого числа способа модуляции. Для этого бит жесткого решения из битов, указывающих координату по оси Р точки сигнала приема, вводится в схему обнаружения области, и, основываясь на введенном бите жесткого решения, схема обнаружения области обнаруживает и выводит область на фазовой плоскости, где присутствует координата точки сигнала приема. Бит мягкого решения из битов, указывающих координату точки сигнала приема, вводится в схему LLR, и, основываясь на введенном бите мягкого решения, схема LLR вычисляет первичное LLR. Преобразователь LLR вычисляет окончательное LLR, основываясь на выходном сигнале (результате обнаружения области) от схемы обнаружения области. В такой конфигурации вычисляется логарифмическое отношение правдоподобия, в то же время, ограничивая область действия, в пределах которой значение логарифмического отношения правдоподобия изменяется в соответствии с положением точки сигнала приема, интервалом между соседними точками сигнала, включающим в себя порог жесткого решения бита. 2 н. и 20 з.п. ф-лы, 17 ил.
Поиск патентов
Получить полное описание патента