JP 2-223209 А, 05.09.1990. SU 669471, 25.06.1979. SU 421105, 25.03.1974. ШИЛО В.Л. Линейные интегральные схемы в радиоэлектронной аппаратуре. - М.: Сов. радио, 1979, с.99.
Имя заявителя:
Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") (RU)
Изобретатели:
Прокопенко Николай Николаевич (RU) Серебряков Александр Игоревич (RU) Белич Сергей Сергеевич (RU)
Патентообладатели:
Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") (RU)
Реферат
Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, широкополосных и избирательных усилителях ВЧ- и СВЧ-диапазонов). Технический результат: создание за счет новых элементов и связей между ними таких условий работы входных транзисторов ДУ, при которых во всем диапазоне входных сигналов их напряжение коллектор-база будет изменяться в пределах 50-100 мВ. Это позволит использовать в качестве данных активных элементов биполярные структуры с малым напряжением коллектор-база и получить, таким образом, новые качества устройства - сверхмалый входной ток за счет высоких значений применяемых низковольтных транзисторов, малые шумы, более высокий частотный диапазон за счет использования SiGe технологий и т.п. Дифференциальный усилитель содержит входной дифференциальный каскад (1) на основе первого (2) и второго (3) входных транзисторов, первый (4) и второй (5) токовые выходы входного дифференциального каскада (1), связанные с коллекторами соответствующих первого (2) и второго (3) входных транзисторов, первыми выводами соответствующих первого (6) и второго (7) резисторов нагрузки, а также базами соответствующих первого (8) и второго (9) выходных транзисторов, источник опорного тока (10), связанный с объединенными эмиттерами первого (8) и второго (9) выходных транзисторов, первый (11) и второй (12) вспомогательные резисторы, включенные между шиной питания (13) и коллекторами соответствующих первого (8) и второго (15) выходных транзисторов, первый (14) и второй (15) выходы устройства, связанные с коллекторами соответствующих первого (8) и второго (9) выходных транзисторов. Второй вывод первого (6) резистора нагрузки соединен с коллектором первого (8) выходного транзистора, второй вывод второго (7) резистора нагрузки соединен с коллектором второго (9) выходного транзистора, причем между объединенными эмиттерами первого (6) и второго (9) выходных транзисторов и общей шиной источников питания (16) включен дополнительный прямосмещенный p-n-переход (17). 6 ил.