Промышленная Сибирь Ярмарка Сибири Промышленность СФО Электронные торги НОУ-ХАУ Электронные магазины Карта сайта
 
Ника
Ника
 

Поиск патентов

Как искать?
Реферат
Название
Публикация
Регистрационный номер
Имя заявителя
Имя изобретателя
Имя патентообладателя

    





Оформить заказ и задать интересующие Вас вопросы Вы можете напрямую c 6-00 до 14-30 по московскому времени кроме сб, вс. whatsapp 8-950-950-9888

На данной странице представлена ознакомительная часть выбранного Вами патента

Для получения более подробной информации о патенте (полное описание, формула изобретения и т.д.) Вам необходимо сделать заказ. Нажмите на «Корзину»


КОМПЛЕМЕНТАРНАЯ БИПОЛЯРНАЯ СХЕМА И - НЕ (ВАРИАНТЫ)

Номер публикации патента: 2094910

Вид документа: C1 
Страна публикации: RU 
Рег. номер заявки: 93039928 
  Сделать заказПолучить полное описание патента

Редакция МПК: 
Основные коды МПК: H01L027/04   H03K019/08    
Аналоги изобретения: 1. Авторское свидетельство СССР N 1128387, кл.H 03K 19/088, 1984. 2. Авторское свидетельство СССР N 1744738, кл.H 01L 27/04, 1990. 

Имя заявителя: Московский государственный институт электроники и математики (технический университет) 
Изобретатели: Трубочкина Н.К.
Петросянц К.О. 
Патентообладатели: Московский государственный институт электроники и математики (технический университет) 

Реферат


Использование: микроэлектроника, для создания конструкций логических комбинированных Би-КМОП сверхбольших интегральных схем со сверхмалым потреблением мощности. Сущность изобретения: комплементарная биполярная схема И-НЕ, являющаяся функционально-интегрированной схемой, совместимой с КМОП-технологией, обладает меньшей в сравнении с прототипом потребляемой мощностью, что обеспечивается следующими существенными признаками: введены первый и второй нагрузочные p-n-p транзисторы, объединены их базы и подключены к выходу схемы, в результате нагрузочные p-n-p транзисторы работают на границе запирания и не потребляют тока от источника питания, когда хотя бы на один из входов схемы подано напряжение логического нуля. Упрощение и удешевление технологии достигаются за счет использования функциональной интеграции полупроводниковых областей всех транзисторов схемы и стандартного КМОП-процесса изготовления предлагаемой схемы. Ослабление паразитного эффекта "защелкивания" достигается за счет введения в конструкцию схемы низкоомной n+-подложки, в итоге уменьшается коэффициент усиления по току паразитного p-n-p транзистора и паразитное сопротивление n-подложки Rx. Исключение паразитных эффектов "защелкивания" и токов утечки, уменьшение паразитных емкостей, повышение быстродействия и радиационной стойкости достигаются за счет размещения конструкции схемы на изолирующей подложке, в результате исключаются изолирующие глубокие окаймляющие схему p+-области, обладающие паразитными утечками тока, и емкостями, а также объемными и поверхностными областями, где может развиваться генерация носителей заряда, вызванная действием радиации. 3 с.п. ф-лы, 4 ил.


Дирекция сайта "Промышленная Сибирь"
Россия, г.Омск, ул.Учебная, 199-Б, к.408А
Сайт открыт 01.11.2000
© 2000-2018 Промышленная Сибирь
Разработка дизайна сайта:
Дизайн-студия "RayStudio"