SU 892729 A1, 23.12.1981. RU 2331105 C1, 10.08.2008. SU 369715 A1, 01.01.1973. US 5610537 A, 11.03.1997. US 6339347 B1, 15.01.2002. GB 1183084 A, 04.03.1970.
Имя заявителя:
Маслов Сергей Петрович (RU)
Изобретатели:
Маслов Сергей Петрович (RU)
Патентообладатели:
Маслов Сергей Петрович (RU)
Реферат
Изобретение относится к цифровой вычислительной технике и может быть использовано для реализации на ненасыщенных комплементарных биполярных транзисторах троичных логических устройств. Техническим результатом изобретения является повышение технологичности изготовления и быстродействия пороговых элементов троичной логики с одновременным снижением их размеров и энергопотребления. Для этого пороговый элемент состоит из двух блоков: блока эмиттерных повторителей (ЭП) и подключенных в параллель к ЭП m блоков токовых переключателей (ТП-1 - ТП-m). ЭП реализованы на n-р-n транзисторе Q2 и р-n-р транзисторе Q1, резисторах R5 и R3. Первый повторитель включен между шиной "ОБЩ" и шиной питания "-Е", второй - между шиной питания "+Е" и шиной "ОБЩ". Каждый блок ТП содержит 2 переключателя тока на n-р-n транзисторах Q4, Q6 и р-n-р транзисторах Q3, Q5. Токи фиксированной величины Iф формируются источниками тока I1 и I2, подключенными соответственно к шинам питания "+Е" и "-Е". Управление переключателями тока осуществляется от ЭП по базам транзисторов Q3, Q4. Базы транзисторов Q5, Q6 подключены к источникам опорного напряжения +е и -е. Изобретение также раскрывает Двухвходовое устройство "И" троичной логики и Устройство "Троичный полусумматор", выполненные на основе пороговых элементов троичной логики. 3 н.п. ф-лы, 5 ил., 10 табл.