|
На данной странице представлена ознакомительная часть выбранного Вами патента
Для получения более подробной информации о патенте (полное описание, формула изобретения и т.д.) Вам необходимо сделать заказ. Нажмите на «Корзину»
| АДРЕСНЫЙ ФОРМИРОВАТЕЛЬ НА МДП - ТРАНЗИСТОРАХ |  |
Номер публикации патента: 2088979 |  |
| Редакция МПК: | 6 | | Основные коды МПК: | G11C008/00 | | Аналоги изобретения: | 1. Hardee K.C., Sud R. "A Fault - Tolerant 30 n S / 375 mN 16 x 1 N MOS Static. RAM-IEEE Journal of Solid State Circuits, v. Sc - 16, N 5, Oct. 1981, p. 435 - 443. 2. Конструкторская документация на микросхему 132РУ5 ЩИЗ 418.027. Схема электрическая ЩИО-516.113 Э2, 1989. |
| Имя заявителя: | Акционерное общество открытого типа "Ангстрем" | | Изобретатели: | Кечко И.Е.
Однолько А.Б. | | Патентообладатели: | Акционерное общество открытого типа "Ангстрем" |
Реферат | |
Изобретение относится к области цифровой вычислительной техники и может быть использовано в интегральных схемах на МДП-транзисторах. Цель изобретения - повышение надежности ЗУ при воздействии импульсных помех. Адресный формирователь, содержит ключевой транзистор 1, затвор которого является адресным входом 2 устройства, ключевые транзисторы 3, 4, 5, 6, затворы которых объединены и являются входом разрешения 7, а также ключевые транзисторы 8-14, нагрузочные транзисторы 15-20, первые зарядный 21 и разрядный 22 выходные транзисторы, исток и сток которых соответственно объединены и являются прямым выходом формирователя, вторые зарядный 24 и разрядный 25 выходные транзисторы, исток и сток которых объединены и являются инверсным выходом формирователя. Стоки ключевого транзистора 6, нагрузочных транзисторов 15-18, первого 21 и второго 24 зарядных транзисторов соединены с шиной питания. Истоки ключевых транзисторов 1, 4, 5, 8, 11, первого 22 и второго 25 разрядных транзисторов соединены с шиной нулевого потенциала. 6 ил.
|
Поиск патентов
Получить полное описание патента