US 2007/0192568 A1, 16.08.2007. JP 1082545 A, 28.03.1989. KR 20070096881 A, 02.10.2007. RU 2201015 C2, 20.03.2003. US 2007/028010 A1, 01.02.2007. US 2004/0222817 A1, 11.11.2004. US 2007/0271564 A1, 22.11.2007. US 2007/0038848 A1, 15.02.2007.
Имя заявителя:
ФИШ Рассел Х. III (US)
Изобретатели:
ФИШ Рассел Х. III (US)
Патентообладатели:
ФИШ Рассел Х. III (US)
Приоритетные данные:
26.06.2008 US 12/147,332
Реферат
Изобретение относится к оптимизации микропроцессорной архитектуры. Технический результат заключается в повышении скорости обработки команд. Изобретение содержит систему из множества параллельных процессоров в одном чипе; компьютерную память, расположенную в чипе и доступную каждому из процессоров. Причем каждый из процессоров предназначен для обработки минимального набора команд и содержит схемы локальной кэш-памяти, выделенные каждому по меньшей мере из трех определенных регистров в процессоре. В другом аспекте изобретение содержит систему с множеством параллельных процессоров в одном чипе; компьютерную память, расположенную на данном чипе и доступную каждому из процессоров, причем каждый из процессоров предназначен для обработки набора команд, оптимизированного для параллельной обработки на уровне потоков, и имеет доступ к внутренней шине данных компьютерной памяти в чипе, а разрядность внутренней шины данных не превышает разрядности одной строки памяти. 4 н. и 11 з.п. ф-лы, 36 ил.
Поиск патентов
Получить полное описание патента