Промышленная Сибирь Ярмарка Сибири Промышленность СФО Электронные торги НОУ-ХАУ Электронные магазины Карта сайта
 
Ника
Ника
 

Поиск патентов

Как искать?
Реферат
Название
Публикация
Регистрационный номер
Имя заявителя
Имя изобретателя
Имя патентообладателя

    





Оформить заказ и задать интересующие Вас вопросы Вы можете напрямую c 6-00 до 14-30 по московскому времени кроме сб, вс. whatsapp 8-950-950-9888

На данной странице представлена ознакомительная часть выбранного Вами патента

Для получения более подробной информации о патенте (полное описание, формула изобретения и т.д.) Вам необходимо сделать заказ. Нажмите на «Корзину»


ОПТИМИЗИРОВАННАЯ ДЛЯ ПОТОКОВ МНОГОПРОЦЕССОРНАЯ АРХИТЕКТУРА

Номер публикации патента: 2427895

Вид документа: C2 
Страна публикации: RU 
Рег. номер заявки: 2008135666/08 
  Сделать заказПолучить полное описание патента

Редакция МПК: 
Основные коды МПК: G06F015/16   G06F009/44    
Аналоги изобретения: US 5941981 А, 24.08.1999. SU 1464168 A1, 07.03.1989. Андреев В.П. и др. Полупроводниковые запоминающие устройства. - М.: Радио и связь, 1981. RU 2047921 C1, 10.11.1995. RU 2084953 C1, 20.07.1997. RU 2248608 C1, 20.03.2005. 

Имя заявителя: ФИШ Рассел Х. III (US) 
Изобретатели: ФИШ Рассел Х. III (US) 
Патентообладатели: ФИШ Рассел Х. III (US) 
Приоритетные данные: 03.02.2006 US 60/764,955 

Реферат


Изобретение относится к многопроцессорным архитектурам. Техническим результатом изобретения является ускорение работы программы с использованием оптимизированного для потоков микропроцессора. В одном из аспектов изобретение содержит систему, содержащую: (а) множество параллельных процессоров в одной микросхеме; и (b) компьютерную память, расположенную в данной микросхеме и доступную каждому из процессоров; причем каждый из процессоров предназначен для обработки минимального набора команд, состоящего из семи команд, и причем каждый из процессоров содержит локальные кэш-памяти, предназначенные для каждого из по меньшей мере трех определенных регистров в процессоре. В другом аспекте изобретение содержит систему, содержащую: (а) множество параллельных процессоров в одной микросхеме; и (b) компьютерную память, расположенную в данной микросхеме и доступную каждому из процессоров, причем каждый из процессоров предназначен для обработки набора команд, оптимизированного для параллельной обработки на уровне потоков. 3 н. и 17 з.п. ф-лы, 14 ил.

Дирекция сайта "Промышленная Сибирь"
Россия, г.Омск, ул.Учебная, 199-Б, к.408А
Сайт открыт 01.11.2000
© 2000-2018 Промышленная Сибирь
Разработка дизайна сайта:
Дизайн-студия "RayStudio"