|
На данной странице представлена ознакомительная часть выбранного Вами патента
Для получения более подробной информации о патенте (полное описание, формула изобретения и т.д.) Вам необходимо сделать заказ. Нажмите на «Корзину»
| УСТРОЙСТВО ДЛЯ ОПТИМИЗАЦИИ ОРГАНИЗАЦИИ ДОСТУПА К ОБЩЕЙ ШИНЕ ВО ВРЕМЯ ПЕРЕДАЧИ ДАННЫХ С ПРЯМЫМ ДОСТУПОМ К ПАМЯТИ |  |
Номер публикации патента: 2110838 |  |
| Редакция МПК: | 6 | | Основные коды МПК: | G06F013/36 | | Аналоги изобретения: | Шевкопляс Б.В. Микропроцессорные структуры. - М.: Радио и связь, 1986, с. 152 - 155, рис.86(б). SU, авторское свидетельство, 550650, кл. G 06 F 13/36, 1977. SU, авторское свидетельство, 907536, кл. G 06 F 13/36, 1982. РСТ, заявка, WO 87004827, кл. G 06 F 13/36, 1987. EP, заявка, 0137609, кл. G 06 F 13/36, 1985. EP, заявка, 0138676, кл. G 09 F 13/36, 1985. EP, заявка, 0167193, кл. G 06 F 13/36, 1986. |
| Имя заявителя: | Интернэшнл Бизнес Машинз Корпорейшн (US) | | Изобретатели: | Джордж Богослов Маренин[US] | | Патентообладатели: | Интернэшнл Бизнес Машинз Корпорейшн (US) | | Номер конвенционной заявки: | 586349 | | Страна приоритета: | US |
Реферат | |
Изобретение относится к устройствам для управления передачами данных через неспециализированную шину между запоминающим устройством или совокупностью внешних устройств (включая процессоры), как по отдельности, так и в совокупности, а более конкретно, к средствам, позволяющим разрешать конфликты на основе приоритетов между устройствами более эффективно, посредством исключения бесполезно отработавших циклов разрешения конфликтов и больших пакетных буферных устройств, и делать пропускную способность доступной для передачи данных. В состав устройства входят центральный процессор 10, блок оперативной памяти 11, не менее двух внешних каналов 13 и 14 связи, входы-входы которых подключены к системной шине 12 устройства, связанной с выходом генератора 15. 2 з.п.ф-лы, 6 ил.
|
Поиск патентов
Получить полное описание патента