На данной странице представлена ознакомительная часть выбранного Вами патента

Вернуться к списку

РАНГОВЫЙ АДАПТИВНЫЙ ПОСЛЕДОВАТЕЛЬНЫЙ ОБНАРУЖИТЕЛЬ СИГНАЛОВ

Номер публикации патента: 96116623

Вид документа:  A1  Страна публикации:  RU  Рег. номер заявки:  96116623

Реферат

Ранговый адаптивный последовательный обнаружитель сигналов, содержащий последовательно включенные согласованный фильтр, детектор, аналого-цифровой преобразователь и многоотводную линию задержки и последовательно включенные вычислитель ранга, блок постоянной памяти, накопитель, блок принятия решения и измеритель статистических характеристик, первый и второй выходы которого соединены соответственно с вторым и третьим входами блока постоянной памяти, при этом m выходов многоотводной линии задержки соединены с соответствующими m входами вычислителя ранга, (m+1)-ый вход которого соединен с выходом аналого-цифрового преобразователя, выход блока принятия решения соединен с вторым входом накопителя, а первый и последний выходы многоотводной линии задержки соединены соответственно с вторым и третьим входами измерителя статистических характеристик, при этом вычислитель ранга содержит m параметров, выходы которых соединены с соответствующими входами сумматора, причем m входами, (m+1)-ым входом и выходом вычислителя ранга соответственно являются первые входы m компараторов, соединенные между собой вторые входы m компараторов и выход сумматора, накопитель содержит последовательно включенный блок сложения и блок памяти, выход которого соединен с первым входом блока сложения, при этом первым и вторым входами и выходами накопителя соответственно являются второй вход блока сложения, вход обнуления блока памяти и выход блока сложения, блок принятия решения содержит первый компаратор и последовательно включенные второй компаратор, элемент "ИЛИ", счетчик и третий компаратор, выход которого соединен с входом обнуления счетчика, при этом выход первого компаратора соединен с вторым входом элемента "ИЛИ", а входом и первым , и вторым выходами блока принятия решения соответственно являются соединенные между собой входы первого и второго компараторов, выходы третьего и первого компараторов, измеритель статистических характеристик содержит первый квадратор, последовательно включенные второй квадратор, первый блок вычитания, первый накопитель и первый блок деления, последовательно включенные второй блок вычитания, второй накопитель и третий квадратор, выход которого соединен с вторым входом первого блока деления, третий накопитель и последовательно включенные первый счетчик и второй блок деления, при этом вход первого квадратора соединен с первым входом второго блока вычитания непосредственно, а с вторым входом первого блока вычитания - через первый квадратор, вход второго квадратора соединен с вторым входом второго блока вычитания, а первым, вторым и третьим входами и первым выходом измерителя статистических характеристик соответственно являются соединенные между собой входы обнуления первого, второго и третьего накопителей и первого счетчика, вход первого квадратора, вход второго квадратора и выход первого блока деления, отличающийся тем, что в измеритель статистических характеристик введены последовательно включенные третий блок вычитания, первый блок возведения в степень и весовой блок, выход которого соединен с первым входом первого мультиплексора непосредственно, а с вторым входом первого мультиплексора - через последовательно соединенные дополнительный весовой блок и инвертор, последовательно включенные третий накопитель и четвертый блок вычитания, выход которого соединен с третьим входом первого мультиплексора непосредственно, а с первым и вторым управляющими входами первого мультиплексора - через первый и второй компараторы соответственно, и последовательно включенные четвертый квадратор, вход которого соединен с выходом третьего накопителя, и третий блок деления, второй вход которого соединен с выходом первого накопителя и первым входом третьего блока вычитания, соединенного своим вторым входом с выходом третьего квадратора, при этом выход первого мультиплексора соединен с вторым входом блока деления, выход которого соединен с входом третьего накопителя, вторые входы первого и второго компараторов соединены соответственно с выходом весового блока и выходом инвертора, при этом четвертым входом измерителя статистических характеристик является второй вход четвертого блока вычитания, соединенный с выходом аналого-цифрового преобразователя, K компараторов, соединенные своими первыми входами с входом первого квадратора, а выходами - с соответствующими управляющими входами второго мультиплексора, K входов которого соединены с соответствующими вторыми входами K компараторов и с соответствующими выходами K весовых блоков, вторые входы которых соединены с первым входом первого блока деления, первый управляющий вход второго мультиплексора соединен с вторым входом блока умножения через последовательно включенные второй счетчик, вход обнуления которого соединен с входом обнуления первого накопителя, и четвертый блок деления, первый вход которого соединен с выходом первого счетчика, при этом выход второго мультиплексора соединен с входом второго блока возведения в степень, выход которого соединен с первым входом блока умножения, соединенного своим выходом с первым входом первого блока сложения, последовательно включенные первый блок сложения, третий блок возведения в степень и второй блок сложения, второй вход которого соединен с выходом третьего блока деления, при этом вторым выходом измерителя статистических характеристик является выход второго блока сложения.

Вернуться к списку